Compressed cache layout aware prefetching

Niloofar Charmchi; Caroline Collange; André Seznec

Communication Dans Un Congrès Année : 2019

Compressed cache layout aware prefetching

(1) , (1) , (1)

1

Niloofar Charmchi

Fonction : Auteur

Pushing Architecture and Compilation for Application Performance

Caroline Collange

Fonction : Auteur
PersonId : 177452
IdHAL : caroline-collange
IdRef : 151116776

Pushing Architecture and Compilation for Application Performance

André Seznec

Fonction : Auteur
PersonId : 13729
IdHAL : andre-seznec
ORCID : 0000-0002-3058-6503
IdRef : 033236402

Pushing Architecture and Compilation for Application Performance

Mots clés

cache compression compaction hardware prefetching

Domaines

Architectures Matérielles [cs.AR]

Fichier principal

Charmchi_CLAP_SBAC19.pdf (250.85 Ko)

Origine : Fichiers produits par l'(les) auteur(s)

Caroline Collange : Connectez-vous pour contacter le contributeur

https://inria.hal.science/hal-02316773

Soumis le : mardi 15 octobre 2019-15:32:37

Dernière modification le : vendredi 24 mars 2023-14:53:12

Archivage à long terme le : vendredi 17 janvier 2020-10:01:26

Dates et versions

hal-02316773 , version 1 (15-10-2019)

Identifiants

HAL Id : hal-02316773 , version 1

Citer

Niloofar Charmchi, Caroline Collange, André Seznec. Compressed cache layout aware prefetching. SBAC-PAD 2019 - International Symposium on Computer Architecture and High Performance Computing, Oct 2019, Campo Grande, MS, Brazil. pp.1-4. ⟨hal-02316773⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-RENNES1 CNRS INRIA INSA-RENNES IRISA CENTRALESUPELEC INRIA2 UR1-MATH-STIC UR1-UFR-ISTIC UNIV-RENNES UR1-MATH-NUM

99 Consultations

231 Téléchargements

Compressed cache layout aware prefetching

Mots clés

Domaines

Dates et versions

Identifiants

Citer

Exporter

Collections

Partager